A vulnerability was discovered in RISC-V Rocket-Chip v1.6 and before implementation where the SRET (Supervisor-mode Exception Return) instruction fails to correctly transition the processor's privilege level. Instead of downgrading from Machine-mode (M-mode) to Supervisor-mode (S-mode) as specified by the sstatus.SPP bit, the processor incorrectly remains in M-mode, leading to a critical privilege retention vulnerability.
総合評価: CVE-2025-63384 は公開エクスプロイトあり（50/100）。CVSS 深刻度は中。悪用される可能性が高い（EPSS 0.27%、18 パーセンタイル） 根拠: 公開エクスプロイトが 1 件参照されています（Exploit-DB）。 推奨対応: 公開エクスプロイトが確認されています。影響範囲の確認、緩和策の適用、パッチ適用を優先してください。
リスクは変動します。再評価に基づき、本ページの表示内容を更新しています。
| EDB-ID | ソース | 種別 | 公開 | リンク |
|---|---|---|---|---|
| — | nvd_ref | exploit_tag | Exploit-DB ↗ |
EPSS は日次で悪用されやすさの相対度合いを推定します。パーセンタイルは採点済み CVE の中での相対位置（高いほど相対的に深刻）を示します。
| # | 日付 | 旧 EPSS スコア | 新 EPSS スコア | Δ（新 − 旧） |
|---|---|---|---|---|
| 1 | 2026-06-15 | 0.04% | 0.27% | +0.23% |
| 2 | 2026-04-08 | 0.05% | 0.04% | -0.02% |
| 3 | 2026-03-12 | — | 0.05% | — |
EPSS の全履歴 （全 4 件）
この CVE の CVSS 指標。
| ベーススコア | バージョン | 深刻度 | ベクトル | 悪用しやすさ | 影響 | スコアの出典 |
|---|---|---|---|---|---|---|
| 6.5 | 3.1 | MEDIUM |
|
2.8 | 3.6 | 134c704f-9b21-4f2e-91b3-4a467353bcc0 |
| ベンダー | 製品 | バージョン | 生の CPE |
|---|---|---|---|
| chipsalliance | rocketchip | <= 1.6 | cpe:2.3:a:chipsalliance:rocketchip:*:*:*:*:*:*:*:* |
| URL | タグ |
|---|---|
| https://github.com/107040503/RISC-V-Vulnerability-Disclosure_SRET | Exploit Third Party Advisory |
| https://github.com/chipsalliance/rocket-chip.git | Product |