CWE-1342 2 件の CVE MITRE の定義 ↗

CWE-1342: Information Exposure through Microarchitectural State after Transient Execution

概要

CWE-1342(Information Exposure through Microarchitectural State after Transient Execution)は各種脆弱性データベースや評価で用いられる弱点タイプを説明します。定義・背景・対応する CVE は以下の各セクションを参照してください。

セキュリティへの影響
セキュリティ影響:製品や文脈に依存します。CVE 記録、深刻度、MITRE の説明を参照して優先度を判断してください。

説明

The processor does not properly clear microarchitectural state after incorrect microcode assists or speculative execution, resulting in transient execution.

適用プラットフォーム

種別 名称 クラス 普遍性 OS / CPE
language Not Language-Specific Undetermined
operating_system Not OS-Specific Undetermined
architecture Workstation Undetermined
architecture x86 Undetermined
architecture ARM Undetermined
architecture Other Undetermined
technology Not Technology-Specific Undetermined
technology System on Chip Undetermined

このデータベースの関連 CVE

これらの CVE は本データベースでこの弱点に対応付けられており、追跡と検索のために保持されています。

CVE 公開 概要
CVE-2023-28746 2024-03-14 Information exposure through microarchitectural state after transient execution from some register files for some Intel(R) Atom(R) Processors may allow an authenticated user to potentially enable info…
CVE-2022-40982 2023-08-10 Information exposure through microarchitectural state after transient execution in certain vector execution units for some Intel(R) Processors may allow an authenticated user to potentially enable inf…

コンテンツ投稿

名称
Anders Nordstrom, Alric Althoff
組織
Cycuity (originally submitted as Tortuga Logic)
日付
2021-09-22
バージョン
4.6

コンテンツの変更履歴

日付 名称 バージョン 重要度 コメント
2022-10-13 CWE Content Team 4.9 updated Demonstrative_Examples, Maintenance_Notes, Related_Attack_Patterns
2023-04-27 CWE Content Team 4.11 updated Relationships
2023-06-29 CWE Content Team 4.12 updated Mapping_Notes
2024-02-29 CWE Content Team 4.14 updated Description
2025-12-11 CWE Content Team 4.19 updated Weakness_Ordinalities
cvelogic Threat Intelligence